WD เริ่มทดสอบเทคโนโลยีชิป 3D NAND แบบ 1.33 เทระบิต 4 บิตต่อเซลล์ 96 เลเยอร์

WD เริ่มทดสอบเทคโนโลยีชิป 3D NAND แบบ 1.33 เทระบิต 4 บิตต่อเซลล์ 96 เลเยอร์ 3

Western Digital แถลงถึงความสำเร็จในการพัฒนาสถาปัตยกรรม 4 บิตต่อเซลล์ รุ่นที่ 2 สำหรับเทคโนโลยีหน่วยความจำชิป NAND แบบสามมิติ (3D NAND) ใช้งานกับอุปกรณ์ BiCS4 แบบ 96 เลเยอร์ ของบริษัทฯ เทคโนโลยี QLC มอบพื้นที่จัดเก็บข้อมูล 3D NAND สูงสุดที่ 1.33 เทระบิต
(terabit) บนชิปเดี่ยว

BiCS4 เกิดจากการพัฒนาร่วมกันระหว่างบริษัทคู่ค้า โตชิบา เมมโมรี่ คอร์ปอเรชั่น ที่โรงงานผลิตแฟลชสตอเรจในเมืองยกไกชิ (Yokkaichi) ประเทศญี่ปุ่น ในขณะนี้เป็นช่วงการทดสอบตัวอย่างและคาดว่าจะมีการจัดส่งสินค้าในปีนี้ โดยเริ่มจากผลิตภัณฑ์ภายใต้แบรนด์ SanDisk